• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990000339A1
    申请号:PCT/JP1989/000656
    申请日:1989-06-30
    公开日:1990-01-11
    发明作者:Masayoshi Suzuki
    申请人:Fujitsu Limited；
    IPC主号:H04Q11-00
    专利说明:
    [0001] 明 細 書
    [0002] Γ分散制御を行うプロセッサを管理するためのデータを自動的に編集す る方法及びこれを用いたシステム」
    [0003] 技術分野
    [0004] 本発明は分散制御を行うプロセッサを管理するためデータを自動的に 編集する方法及びこれを用いたシステムに関する。 より詳細には、 本発 明は多くの端末を収容し負荷の発生がランダムな階雇構造の蓄積プログ ラム制御システムにおけるオフィスデータの自動編集方法及びこれを用 いたシステムに関する。
    [0005] 近年、 中央処理装置の下に負荷を複数のサブシステムにより分散処理 するプログラム制御システムが存在する。 その場合、 負荷に応じた複数 のサブシステムが更に下位のサブシステムを備えた階層構造をとるシス テムがある。 そのようなシステムでは、 負荷の予測値に基づいて、 シス テムを構成する各段階の構成装置 （プロセッサを備える下位装置も含む） を配置する。 ところが、 稼動開始の後に実際に加わる負荷が予測値とず れたり、 サブシステム間に負荷処理の不均衡が存在する場合にはシステ ムの再構成が必要となる。 このようなシステムでは、 全てのュニッ 卜に 関するデータが中央処理装置のメモリに蓄積されている。 従って、 シス テム再構成時には中央処理装置のメモリに蓄積されているデータ変更も 必要となる。 このためには多くの手間と、 時間を要する。 従って、 その 改善が望まれている。
    [0006] 背景技術
    [0007] 第 1 図は、 従来のプログラム制御システムの一例である交換システム ブロック図である。 図示する交換システムは、 次のとおり構成されてい る。 コンソール （CS) 10はパス 19— 1に接続され、 保守者により 操作される。 磁気テープ装置 （MT) 2はバス 19— 2に接続され、 シ ステム運用上必要なすべての構成要素に関する才フィスデータのフアイ ルを格納している。 オペレーション Zメンテナンスプロセッサ （以下、 単に OMプロセッサという） はパス 19一 1及び 19 -- 2に接続され、 コンソール 10及び磁気テープ装置 1 とのデータの授受、 並びにバス 19— 2に接続される 2つのコールプロセッサ Ί 3— Ί ( C P R # i ) 及び Ί 3— 2 ( C P R # j ) 間の通信の制御などを行う。 コールプロセ ッサ 13— 1及び 13— 2はそれぞれ、 スイッチングネッ 卜ワーク Ί 4 — 1 (SN i ) 及び 14一 2 (SN j ) を制御する。 スイッチングネッ 卜ワーク 1 4— 1及び 14— 2には、 複数のラインコンセン卜レータ 1 5 ( LC#m, LC# n, ···, L C # 0 ) が接続されている。 各ライ ンコンセントレータ 1 5は、 周辺プロセッサ （ PPR) 1 6で制御され る。 各ラインコンセントレータ 15は複数の周辺装置 （ a, b. c〜） 1 7を収容する。 各周迎装置 Ί 7は、 ディス卜リビューティングフレー ム （分配フレーム ： MD F ) 20を介して複数の端末 （例えば電話機） 18を収容する。
    [0008] 各周辺装置 1 7は多数の加入者線回路を収容したパッケージ構造 （通 常、 カードと呼ばれる〉 をもつ。 各周 S装置 Ί 7は端末 18からの信号 を時分割多重して、 多重化された信号を対応するラインコンセントレー タ 1 5に供給する。 各ラインコンセントレータ 1 5は対応する周辺プロ セッサ 1 6の制御により、 周辺装置 Ί 7を相互に接続したり、 周辺装置 17を対応するスイッチングネッ トワーク 1 4— Ί , 1 4一 2に接続す る。 コールプロセッサ 13— 1及び 13— 2はスイッチングネッ 卜ヮー ク 1 4— 1及び 1 4一 2を制御して、 各ラインコンセントレータ Ί 5か らの要求に応じて周一スイッチングネッ トワーク内の異なるラインコン セン卜レータ 1 5間で通信路を形成したり、 他のスイッチングネッ トヮ 一夕との間で通信路を形成する。 また、 各コールブセッサ 1 3— 1 及び 1 3— 2は内部にメモリを具備し、 上記通信路の形成等の制御に必要な 下位の周辺プロセッサ 1 6や周辺装置 1 7に関するオフィスデータを備 えている。 この場合のオフィスデータとは、 装置種別， 特性 （用途） ， 個数， 配置関係等に関するデータである。 同様に、 各周辺プロセッサ 1 6は内部メモリを有し、 ラインコンセントレータ Ί 5の下位装置であ る周辺装置 Ί 7についての種別， 個数， 配置等のオフィスデータを備え ている。 O Mプロセッサ 1 2は管理下のすべてのュニッ 卜に関するオフ イスデータを内部メモリに蓄積しており、 システムを管理し運営する上 で必要なデータを取り出して処理を行う。 磁気テープ装置 Ί 1 は、 O M プロセッサ 1 2の内部メモリに蓄積されているオフィスデータと周一の オフィスデータを、 バックアップデータとして常に蓄積している。
    [0009] このような第 1 図のシステム構成で稼動している時に、 各部にかかる 負荷に不均衡 （例えば、 処理量の過大または過少， 端末の増大， 減少等） が生じると、 設備が不足したり、 余剰設備を備えることになる。 このた めサービスが悪化したり、 コス卜が過大となり設備管理上好ましくない。 従来はこれに対処するために、 次の手順でシステムの再構成を行う。 第 1 図に再構成の例として A〜Cの 3か所でシステム構成を変更する場 合を示す。 すなわち、 Aは番号杯 mのラインコンセントレータ 1 5に接 続していた bの周辺装置 1 7を、 番号 # nのラインコンセントレータ 1 5に接続する。 Bはスイッチングネッ トワーク （ S N i ) Ί 4— 1 に 属していた番号 # nのラインコンセントレータ 1 5をスイッチングネッ 卜ワーク 1 4一 2 ( S N j ) に収容するよう変更する。 Gは cの周辺装 置 1 7を番号 # 0のラインコンセントレータ 1 5に収容するよう変更す る。
    [0010] このような変更を行う場合、 従来は現場において構成ュニッ 卜の接続 変更作業と平行して、 システムの原図面を訂正し、 それに基づいて構成 変更に係わるデータを作成する。 変更の規模が大きいとコンピュータを 用いてオフィスデータを作成する。 変更の規模が大きくないとコンソ一 ル Ί 0からデータを入力し、 その入力データに基づいて O Mプロセッサ 1 2の内部メモリに保持するデータを新たなものに編集 ♦ 更新する。 そ の更新が終了すると、 O Mプロセッサ 1 2は分散処理プロセッサである 各コールプロセッサ 1 3 --及び 1 3— 2に通知し、 それぞれの内部メモ リに保持する管理下の構成要素に関する才ブイスデータを更新する。 各 コールプ□セッサ Ί 3— 1 及ぴ 1 3 2はさらに、 その下位の装置であ るラインコンセントレータ 1 5の周辺装置 1 6に対し変更データを通知 して、 同様に内部メモリを更新する。
    [0011] しかしながら、 上記従来のシステムは次の問題点を有する
    [0012] 第 1 に、 変更の対象となるュニッ 卜の接続変更とこれに伴うオフィス データの修正とを同時に行うことができない。 すなわち、 保守者はュニ V 卜の接続変更を行った後、 コンソール 1 0を用いて必要なデータを入 力するか又は M T Ί Ί から新しい局データファイルを投入してデータの 修正を行わなければならな 従って、 ュニッ 卜接続変更に係る作業の 簡略化が望まれる。
    [0013] 第 2に、 データの修正はオペレータによるマニュアル作業に負うとこ ろが大きいため、 人為ミスが多く発生する可能性がある。
    [0014] 第 3に、 データの 正には多くの時間を要する。 オフィスデータの修 正が完了するまで変吏されるュニッ 卜は使用できないため、 これに関す るサービス提供が長時間中断してしまう。
    [0015] 従って、 本発明の主たる目的は、 上記問題点を解決したオフィスデー タの自動編集方法及びこれを用いたシステムを提供することにある。 本発明の目的をより特定すれば、 接続変更の対象となるュニッ 卜から 接続変更の要求を発し、 上位ュニッ 卜からの確認の指示を該接続変更の 対象となるユニッ トに表示するだけでシステム内の各階層におけるオフ イスデータの更新が自動的に行われるオフィスデータの自動編集方法及 びこれを用いたシステムを提供することにある。
    [0016] 発明の開示
    [0017] 本発明はシステム中に設けられた階層構造の複数の処理装置を管理す るためのデータを自動的に編集する方法である。 このシステムは前記複 数の処理装置を管理するためのデータを有する管理プロセッサを具備し 階層構成における上位の処理装置は自己が管理する下位の処理装置を管 理するために必要なデータを有する„ 本発明は次のステップを有する。
    [0018] ステップ （ a ) は上位の処理装置において、 下位の処理装置から接続 変更の要求があつたかどうかを監視する。
    [0019] ステップ （ b ) はステップ ( a ) において、 下位の処理装置から接続 変更の要求があったことを検出すると、 該要求元である処理装置を前記 上位の処理装置で識別して前記管理プロセッサに通知する。
    [0020] ステップ （ c ) は前記管理から要求元の下位装置に、 受信した要求の ァクノリ ッジ信号を返送する。
    [0021] ステップ （ d ) は該ァクノリッジ信号を受信した後、 要求元の処理装 置を切り離すことで生じる切り離し信号を前記管理プロセッサに通知す る。 ステップ （ e ) は該通知を受けると、 管理プロセッサが管理するデー タのうち接続変更要求を発した要求元の処理装置に関するデータを編集 する。
    [0022] ステップ （ e〉 は前記管理プロセッサにおいて、 要求元の処理装置が 新たに前記処现装置のいずれか 1つに接続されたかどうかを監視する。 ステップ （ f ) は、 ステップ （ e ) において要求元の処理装置が新た に接続されたことを検出すると、 新たに接続された要求元の処理装置に 関するデータを編集して上位の処理装置に転送するとともに、 要求元の 処理装置に接続変更の完了を通知する。
    [0023] ステップ （ g ) は切り換え前まで要求元の処理装置に関連していた上 位の処 ¾装置のデータから、 要求元の処理装置に関するデータを削除す る。 - また、 本発明は以下の要素を具備したシステムである。 ' 階層構造のシステムは、 階層構造を形成するように接続された複数の 処理装置と、 最高位の処理装置に接続された管理プロセッサとを有する。 この管理プロセッサは前記複数の処 S1裝置を管理し、 かっこの管理に必 要なデータを保持している。
    [0024] 前記複数の処理装置は上位の処理装置又は下位の処理装置として機能 する。
    [0025] 下位処理装置として機能する処理装置は、 システム中の接続の変更要 求を生成する第 1 の手段と、 前記管理プロセッサから送られてくるァク ノリッジ信号又は確認信号に基づき表示をオペレータに与える第 2の手 段と、 下位の各処理装置がシステムから切り離されたときに第 1 の信号 を生成し、 システムに再び接続されたときに第 2の信号を生成する第 3 の手段とを有する。 上位の処理装置として機能する処理装置は、 関連する下位の処理装置 のいずれかに前記要求が発生したかどうかを監視して前記管理プロセッ サに該要求の発生を知らせる第 4の手段と、 関連する下位の処理装置を 管理するために用いられるデータを記憶する第 5の手段とを有する。 前記管理プロセッサは前記要求の発生を知らされるとこの要求を発し た処理装置に前記ァクノリッジ信号を供給する第 6の手段と、 管理プロ セッサが前記第 3の手段で生成された前記第 Ί 及び第 2の信号を受信し たときに前記要求を発した処理装置に関する前記データを編集する第 7 の手段と、 管理プロセッサが前記第 3の手段で生成された前記第 2の信 号を受信した後に前記システムから切り離されそして再び接続され 前 記要求を発した処理装置に関する上位の処理装置に前記確認信号ととも に前記編集されたデータを送出する第 8の手段とを有する。
    [0026] 前記第 5の手段に記憶されている前記データは、 前記管理プロセッサ からの編集されたデータに基づき変更される。
    [0027] 闵面の簡単な説明
    [0028] 第 1 図は従来のシステム構成のブロック図 ：
    [0029] 第 2 A図は木発明の基木構成のブロック図 ：
    [0030] 第 2 B図は第 2 A図の基本構成で用いられるュニッ 卜の要部を示す図 第 3図は本発明を交換機システムの周辺装置と集線装置の部分に実施 した構成のブロック図 ；
    [0031] 第 4図は変更要求ビッ 卜と変更確認ビッ 卜を伝送するために用いられ るマルチフレームフォーマツ 卜の図 ：
    [0032] 第 5図は本発明を交換機システムに適用した場合のシステム構成全体 のブロック図 ：
    [0033] 第 6図は交換機システムの物理的な構成例を示す図 ： 第 7図は端未シェルフの斜視図 ：
    [0034] 第 8図は集線段シェルフの斜視図 ：
    [0035] 第 9図はシ: cルフ中の接続変更処理に関する部分のブロック図 ： 第 1 O A図及び第 Ί 0 B図は周辺プロセッサの内部メモリに格納され るオフィスデータの一例を示す図 ：
    [0036] 第 1 1 A図， 第 1 1 B図及び第 1 1 G図はコールプロセッサの内部メ モリに格納されるオフィスデータの例を示す図 ：
    [0037] 第 1 2図は O Mプロセッサの内部メモリに格納されるオフィスデータ の例を示す図 ：
    [0038] 第 Ί 3 Α図， 第 1 3 B図及び第 1 3 G図は周辺プロセッサ又はコール プロセッサの処理のフローチヤ一卜 ；
    [0039] 第 1 4図は O Mプ ΰセッサの処理のフローチヤ一卜 ；
    [0040] 第 1 5図は接続変更の例を示す図 ：
    [0041] 第 Ί 6図は実施例の動作シーケンス図 ：
    [0042] 第 Ί 7図はシステム内の各部の内部メモリに格納されているオフィス データの変更を示す図 ；
    [0043] 第 1 8 Α図及び第 1 8 Β図はオフィスデータの変更の具体例を示す図 第 1 9図は接続変更要求検出のために用いられる内部メモリの一部の エリァを示す図 ：及び
    [0044] 第 2 0図は周辺装置における接続変更要求検出のフローチヤ一卜であ る。
    [0045] 発明を実施するための最良の形熊
    [0046] はじめに、 本発明の基本構成を第 2 Α図及び第 2 B図を参照して説明 する。
    [0047] 第 2 A図において、 管理プロセッサ 2 0は制御プロセッサ 2 2— 1 と 22— 2を管理する。 また、 管理プロセッサ 20はシステム全体の構成 要素に関するオフィスデータを格納した内部メモリ （図示なし〉 を有す る。 磁気ディスク装置 21は管理プロセッサ 20の内部メモリとともに オフィスデータをパックアップのために保持する。 制御プロセッサ 22 — Ίは、 制御ユニッ ト 23— 1及び 23— 2を管理するとともに、 制御 ユニッ ト 23— 1及び 23— 2の管理に必要なオフィスデータを格納し た内部メモリ （図示なし） を有する。 同様に、 制御プロセッサ 22— 2 は、 制御ユニッ ト 23— 3及び 23— 4を管理するとともに、 制御ュニ ッ 卜 23— 3及び 23— 4に関する管理に必要なオフィスデータを格納 した内部メモリ （図示なし） を有する。 制御ユニッ ト 23 - · 1 はこれに 接続されている周辺ュニッ 卜 24— 1. 24— 2, …を管理するプロセ ッサ （図示なし） を具備する。 このプロセッサは接続される周辺ュニッ 卜 24— Ί， 24 - 2 , …を管理するために必要なオフィスデータを格 納する内部メモリ （図示なし） を有する。 制御ュニッ 卜 23 - 2 , 23 一 3及び 23— 4も制御ュニッ 卜 23— 1 と同様に構成されている。 制 御ュニッ 卜 23 -.1 に管理される周辺ュニッ 卜 24— 1及び 24 - 2は それぞれ、 複数の端末 25— 1及び 25— 2を管理する。 周様に、 周辺 ユニッ ト 23— 3及び 23— 4も複数の端末 （図示なし） を管理する。 制御ユニッ ト 23— Ί〜23— 4及び周辺ユニッ ト 24— 1 , 24— 2, ·"の各々はパヅケージ構造 （カード） を有し、 図示しない架に取り はずし可能に設けられる。 また、 制御ュニッ 卜 23— Ί〜23— 4及び 周辺ユニッ ト 24— Ί , 24- 2, …の各々はシステム中の接続を変更 することができるユニッ トであって、 第 2 Β図に示す構成を具備する。 第 2 Β図に示す構成は接続変更時に用いられ、 制御ユニッ ト 23 - Ί〜 23— 4及び周辺ユニッ ト 24— Ί , 24 - 2, "'が本来備える構成を - 1 o - 一部使用しまた付加的に設けられる。
    [0048] 第 2 B図において、 ユニッ ト 26は制御ユニ^ 卜 23— Ί〜23— 4
    [0049] ΐ
    [0050] 及び周辺ユニッ ト 24— 1 , 24- 2. ··♦の各々に相当する。 ュニッ 卜 26はスィッチ 27, 表示素子 28, 接続要求を表す変更要求ビッ 卜 263を含む状態レジスタ 261, 及び変更確認を表わす変更確認ビッ ト 264を含む制御レジスタ 262を有する。 状態レジスタ 261及び制御レジ スタ 262は通常用いられるものであり、 これらに新たに変更要求ビット 263及び確認ビッ ト 264を新たに割り当てる。
    [0051] 本発明では保守者により変更可能なュニッ 卜 26の接続を変更する際 に、 当該ユニッ ト 26のスィッチ 27をオンとすることにより上位装置 に対し、 変更要求が発信される。 ユニッ ト 26は、 上記からのその要求 を受け付たことを表わす確認信号を受信すると表示素子 28により表示 を行う。 上位では当該ュニッ 卜 26に関するデータを取り出して変更後 の上位の装置 （管理プロセッサ 20を含む） に当該オフィスデータを転 送して、 上位の各階層のメモリの内容を更新するものである。
    [0052] —例として、 第 2Α図の周辺ユニッ ト 24— 2 (第 1図 （ b ) の 26 の構成を備える） を取り外して制御ユニッ ト 23 -3に接続する場合に つき説明する。 保守者は周辺ュニッ 卜 24— 2のスィッチ 27 (第 2 B 図） をオン状態にセッ 卜する。 すると、 状態レジスタ 261の変更要求ピ y 卜 263が " 1 " となる。 この周辺ユニッ ト 24— 2の状態レジスタ 263の内容は、 上位装置である制御ュニッ 卜 23— 1により常時周期的 なスキャン （走査） により状態監視されている。 スキャンが行われると. 制御ュニッ 卜 23— 1はその内部メモリに保持する周辺ユニッ ト 24—
    [0053] 2に関する状態倩報を更新する。 この場合、 その中の変更要求ピッ 卜 263が " 1 "であることにより、 制御ユニッ ト 23— 1は周辺ュニッ 卜 2 4 -- 2から接続変更要求が発したことを通信路 （図の実線） を介して 上位の各装置、 すなわち制御プロセッサ 2 2 - Ί及び管理プロセッサ 2 0へ通知する。 すると、 管理プロセッサ 2 0はその内容から、 変更要 求を発しているュニッ 卜を認識して、 認識結果を内部メモリの所定エリ ァに保持する。 そして、 管理ァロセッサ 2 0は要求を受け付けたことを 表わすァクノリ ッジを制御プロセッサ 2 2— 1 に転送する。 このァクノ リ ッジは制御情報中の所定のビッ 卜を用いて行われる。 制御プロセッサ 2 2 — 1 はァクノリッジを受け取ると、 自己が保持'する周辺ュニッ 卜 2 4 -· 2に係るデータを閉塞 （使用禁止状態） する。 そして、 制御プロ セッ ト 2 2— 1 はァクノリッジを制御ユニッ ト 2 3— "I に送信する
    [0054] これを制御ユニッ ト 2 3 - 1 で受けとると自己が保持する周辺ュニッ 卜 2 4— 2に係るデータを閉塞する。 そして制御ユニッ ト 2 3— Ί は周 辺ュニッ 卜 2 4— 2に対してァクノリ ッジを含む制御情報を送出する。 このァクノリ ッジより第 2 B図に示す制御レジスタ 262中の変更確認ビ ッ 卜 264が " Ί " にセッ 卜される。 これにより、 表示素子 2 8が点灯し て保守者に、 接続変更要求が管理プロセッサ 2 ϋに受け付けられたこと を知らせる。
    [0055] 次に、 保守者がスィッチ 2 7をオン状態のままその周辺ユニッ ト 2 4 - 2を制御ユニッ ト 2 3— 1 から切り離して、 制御ユニッ ト 2 3— 3に 取り付ける。 制御ユニッ ト 2 3— 1 は状態監視により周辺ュニッ 卜 2 4 -· 2が無くなつたことを検出して、 上位へ周辺ユニッ ト 2 4 - 2が切り 離されたことを通知する。 この通知を制御プロセッサ 2 2— 1 を経て受 信した管理プロセッサ 2 0は、 周辺ユニッ ト 2 4 2に関するオフィス データの編集を磁気ディスク装置 2 1 を利用して行う。
    [0056] —方、 周辺ユニッ ト 2 4 -· 2が制御ユニッ ト 2 3— 3に取り付けられ ると、 周辺ュニッ 卜 24— 2のスィッチ 27が閉じている （ON状態〉 ため、 電源ループが形成され、 状態レジスタ 261中の変更要求ビッ 卜 263が " 1 " になる。 制御ユニッ ト 23— 3は周期的に行うスキャンに より周辺ュニ y卜 24— 2に係る変更要求ビッ 卜が " 1 " になったこと を検出し、 この旨を制御プロセッサ 22— 2を介して管理プロセッサ 20に通知する。 管理プロセッサ 20はこの通知を受けると、 先に内部 メモリに用意した周辺ユニッ ト 24— 2に関するオフィスデータを編集 する。 そして管理プロセッサ 20は、 制御プロセッサ 22— 2, 制御ュ ニッ 卜 23— 3に編集した周辺ユニッ ト 24— 2に関するオフィスデー タを送信する。 制御プロセッサ 22— 2及び制御ユニッ ト 23— 3では、 それぞれの内部メモリのオフィスデータをその内容に従って編集して更 新し、 制御ユニッ ト 23— 3に接続された周辺ユニッ ト 24— 2の表示 素子 28を点灯して保守者に知らせる。 これにより、 保守者は接続変更 に関するデータ編集が完了したことを知る。 そしてスィッチ 27を保守 者がオフにすると、 変更要求ビッ 卜 263が "0" となる。 これが、 制御 ュニッ 卜 23— 3から制御プロセッサ 22— 2を介して管理プ iセッサ 20に通知される。 そして、 管理プロセッサ 20から変更前に用いられ ていた制御プロセッサ 22— 1及び制御ユニッ ト 23— Ίに順次手続完 了通知を送る。 そして、 周辺ユニッ ト 24— 2に関するオフィスデータ が、 制御プロセッサ 22— 1及び制御ュニッ 卜 23— 1の内部メモリか ら消去される。
    [0057] 次に、 本発明の好ましい実施例を説明する。
    [0058] 第 3図は本発明を交換機の周辺ュニッ 卜と集線ュニッ 卜を含む部分に 実施して得られる構成のブロック図である。 周辺ユニッ ト 37— Ί及び 37— 2はそれぞれ、 複数の加入者回路 （S LC) 38を収容する。 各 加入者回路 38には分配フレーム MD Fを介して端末 （電話機など） が 接続されている。 加入者回路 38を収容する周辺ユニッ ト 37— 2は、 加入者回路 38に対する共通部である。 従って、 以下の説明では、 周辺 ユニッ ト 37— 1及び 37— 2の各々を加入者回路共通部 （又は S L C 共通部） と呼ぶ。 加入者回路各共通部 37 -· 1及び 37 -· 2はそれぞれ 複数の加入者回路 38からの信号線を多重化し、 また加入者回路 38へ の信号線を分離する。 加入者回路 37 - 1及び 37 - 2はそれぞれスィ ツチ SW及び発光ダイオード S L Dを有する。 スィッチ SW及び発光ダ ィオードし E Dはそれぞれ、 第 2 B図のスィッチ 27及び表示素子 28 として機能する。 勿論、 表示素子 28は他の素子で構成できる。
    [0059] 集線スィッチ （し SW) 35— "1は、 信号線し 1及び 1.2を多重分離 化して、 加入者回路共通部 37— 1及び 37— 2を収容する。 集線スィ "ノ チ 35 - 1はスィッチ SW及び発光ダイオード L E Dを有する。 周辺 プロセッサ 34— Ίが集線スィッチ 35— 1に接続されている。 周辺プ ロセッガ 34 - Ίは次のとおり構成されている。 信号受 分配装置 （ S R D ) 341は、 集線スィッチ 35— 1内の通信路形成のための信号を送 受し、 各端末 （電話機） や上位のスイッチングネッ 卜ワークに関する信 号をスキャナ/信号分配メモリ （SCN/S D ) 342を介して送受する スキャナ 信号分配メモリ 342は加入者回路共通部 37— 1及び 37— 2の状態監視データ SCN号及び制御 （データ SD ) を蓄積する。 以下 スキャナノ信号分配メモリ 342を単にスキャナノメモリ 342という。 周 辺プロセッサ （ PPR〉 343は集線スィッチ 35— 1及び管理下の加入 者回路共通部 37 - · 1及び 37 - · 2を制御する。 共通線信号制御装置 ( S G C ) 344はスキャナ メモリ 342と周辺プロセッサ 343との間の インタフ 1ース及び上位プロセッ （図示なし）'との通信を行う。 第 4図には、 変更要求ビッ 卜 263 (第 2 B図） を含む状態監視データ
    [0060] SCNと変更確認ビッ 卜 264(第 2 B図〉 を含む制御データ S Dとを伝送 するための経路 （パス） A, B, C, D, Eが示されている。 経路 Aは 加入者線共通部 37 - 1及び 37- 2と周辺プロセッサ 343間で、 状態 監視データ SGNと制御データ SDを送受するために用いられる。 経路 Bは集線スィツチ 35— 1の状態監視データ S CNを上位のプロセッサ
    [0061] (図示せず） へ送信し、 上位のプロセッサからの制御データ SDを集鎳 スィッチ 35— 1で受信するために用いられる。 以上の経路により送受 信される状態監視データ S GNと制御データ SDはスキャナ/メモリ
    [0062] 342を介して送受信が行われる。
    [0063] また、 経路 Cは端末簡の通信パスを設定するための制御データ、 接続 変更のための制御信号の送受信、 及び編集後のオフィスデータ受信用に、 上位プロセッサとの間に設けた信号路である。 経路 Dは通話音声等のデ イジタル信号の信号路を表す。 経路 Eは周辺プロセッサ 343とスキャナ /メモリ 342の間の信号路である。
    [0064] 以上の各経路 A〜Eを介して、 変更要求ピッ ト 263及び変更確認ビッ 卜 264及び上位と下位の処理装置間のオフィスデータ編集に関する情報 は次のとおり伝送される。
    [0065] 各轻路 A〜Dは多重化伝送路である。 通常， 多重化伝送路には多数の タイムスロットが設けられている。 第 4図に、 32タイムス□ッ 卜で 1 フレームが構成されるフレームフォーマツ 卜を示す。 このフレームフォ 一マツ 卜の場合、 32タイムスロッ ト中の 30タイムスロッ トは通話チ ャネルに割り当てられる。 残りの 2タイムスロ ^ 卜のうち、 タイムス口 ッ卜 0を上位監視データ S CN又は下位装置を監視するために用いられ るメンテナンス用タイムスロッ 卜として用いる。 また、 タイムスロッ 卜 6を個別線信号用タイムスロッ 卜として用いる。
    [0066] この多重化信号の周期は 125x m であるが、 状態監視データ SCNや 制瑯データ SDはこれより遅い速度である。 よって、 複数フレーム 1 , 2, ··*, nのタイムスロッ ト 0の特定ビッ トを割り当てて変更要求ビッ 卜 263及び変更確認ビッ 卜 264を伝送する。 即ち、 第 4図に示すように タイムスロッ ト 0のフレーム 1 , フレーム 2 , …， フレーム nの各々の 先頭のビッ 卜はフレーム同期用に使用し、 残りの各 7ビッ トを状態監視 データ SCNや制御データ SDを伝送するために用いる。 nフレームか らなるマルチフレーム形式の場合、 n x 7ピッ 卜の情報が伝送される。 このようにして、 上り方向と下り方向の多重化信号路の特定タイムス口 ッ 卜のマルチフレームの中の特定ビッ トを用いて、 変更要求ビッ ト 263 と変更確認ビッ ト 264を伝送する。
    [0067] 加入者回路共通部 37 - 1 , 37— 2と集線スィツチ 35 - 1間は多 重化信号路 （第 3図の A , D ) を介して状態監視データ SCNと制御デ ータ S Dが送受される。 同様に、 集線スィッチ 35— 1の周辺プロセッ サ 343と上位ブロセッ （図示せず） の間での多重化信号路 （第 3図の B， D ) においてあ行われる。
    [0068] 第 5図は第 3図の構成を有する交換システム全体のブロック図である, 第 5図中、 第 3図と同一の構成要素には周一の参照番号を付している。 第 5図において、 交換システムは集線スィッチ 35— 2 , 周辺プロセッ サ 34 -· 2， 加入者回路 （ Sし C ) 共通部 37 -' 3 , 37- 4 , 及び加 入者回路 38を有する。 これらの構成要素は、 第 3図に示すものと同様 である。 交換システムは複数のスイッチングネッ トワーク （ SN ) 33 - 1 , 33- 2 , …， 33— nを有する。 スイッチングネッ トワーク 33— ίΐは集鎳スィッチ 35— 1 , 35— 2を収容する。 スイッチング ネットワーク 33 - 1はまた、 卜ランク共通部 41及びレシーバ共通部 42を有する。 卜ランク共通部 4 は複数のトランク 43に関する共通 回路である。 卜ランク （TRK) 43は MD Fを介して他の交換機に接 続される u レシーバ共通部 42は複数の卜一ンレシーバ （R EG) 44 に関する共通回路である。 トーンレシーバ 44は、 電話機からの DTM F信号や他局からの M F信号を受信するために用いられる。 各卜ーンレ シーパ 44はスィッチ SWと発光ダイオード L E= Dを有する。 コールプ 口セッサ （CR P》 32— Ί , 32— 2, ···, 32— nはそれぞれスィ "ノチングネッ卜ワーク 33— 1 , 33 - 2, ··', 33- nを制御する。 コールプロセッサ 32— 1 , 32- 2, 32— πは、 またパス 3 Ί - - 1を介して OMプロセッサ 30に接続し、 更にパス 39- 2を介して 磁気ディスク装置 （DKU ) 31に接続されている。
    [0069] 第 5図中、 加入者回路 38 , 加入者回路 37 - Ί〜37 4 , 集線ス イッチ 35— 1〜35— 2 , 卜ランク共通部 41 , トランク 43, レシ ーパ共通部 42及びトーンレシーバ 44は接続変更可能な構成要素であ る。 図中 はコネクタ接続を示し、 "一" はケープル接続を示す c, また、 第 5図中の加入者回路 38及び卜ランク 43にはスィッチ SW及 ぴ発光ダイオード L E Dが設けられていない。 すなわち、 これらは第 5 図のシステム構成に関する限り本発明による接続変更の対象ではない。 しかしながら、 これらを本発明に従い接続変更するためには、 第 2B図 の機能をもつスイツチ SW及び発光ダイオード L E Dを設ければ良い。 上記のこれらの構成要素は架 （bay ) に収容されるシェルフ内またはシ Iルフ内に収容されるパッケージ （カード） 内に形成される。
    [0070] 第 6図は架とシェルフの物理的な位置関係を示す図である。 架列番号 01の架列は複数の架 0101, 0102, 0103, · "を有する。 例えば、 架 0101 は 6つのシェルフ 0〜5 ( 6段構成） を収容できる。 各シェルフは架の 番号と段の番号とで特定できる。 例えば、 斜線を施したシ Iルフは 0101- 4で特定できる。 ここで 0101の最初の 2つの数字は架列を示し、 続 く 2つの数字は架を示す。
    [0071] シエルフは主として端末シ ルフ， 集線段シエルフ及び分配段シェル フに大別される。 端末シ Iルフには、 加入者回路シェルフ， 卜ランクシ エルフ及び卜一ンレシーバシヱルフがある D
    [0072] 第 7図は端末シエルフの要部の斜視図である。 端末シェルフ共通部 5 Ί と複数のカード 52とを有する。 シ Iルフ共通部 は、 第 5図の 加入者回路共通部 37— 1〜37— 4、 卜ランク共通部 41は又はレシ ーパ共通部 4 2に相当する。 シ： tルフ共通部 J 1はそのソロン卜パネル にコネクタ 53 a, 発光ダイオードし E D.及びスィツチ S Wを ¾する。 カード 52は各加入者回路 38、 各卜ランク 43又は各卜一ンレシーバ 44に相当する。 各カード 52はそのフロン卜パネルに発光ダイオード L E D及びスィッチ SWを有する。 尚、 カード 52を本発明の接続変更 の対象としない場合には、 発光ダイオード i. E D及びスィッチ SWは不 要である。 シ Xルフ共通部 51はコクネタ！ 53 a及び光ファイバケーブ ル 53を介して上位装置へ接続される。 この上位装置とは加入者回路シ エルフにとっては第 5図で LSW35— 1 , 35— 2を構成する集線段 シエルフであり、 卜ランクシ：!：ルフゃ卜一ンレシーバシエルフにとって は第 5図で SN 33— Ί , 33 - 2 , …， 33— nを構成する分配段シ 1ルフである。
    [0073] 第 8図は集線段シ：tルフの要部の斜視図である。 集線段シ Iルソ 55 はシ 1ルフ共通部 55と、 複数の端子 56からなる下位装置接続端子群 57とを有する。 シェルフ共通部 55はそのフロン卜パネルに、 コネク タ 58 a, 発光ダイオード LED及びスィッチ SWを有する。 シエルフ 共通部 55は光ファイバケーアル 58 (第 5図の L 3に相当） を介して 上位装置 （分配段シエルフ） に接続される。 分配段シ Xルフは下位装置 の接続を行うのみなので、 シエルフ共通部に第 2 B図の機能を持ったス イッチ SWや発光ダイオード LE Dは不要である。
    [0074] 第 9図は、 第 7図に示すシェルフ共通部 51とカード 52の要部回路 図である。 第 9図においてカード 52はレジスタ回路 52 aを有する。 このレジスタ回路 52 aは、 第 2B図の状態レジスタ 261及び制御レジ スタ 262に相当する,， レジスタ回路 52 aは変更要求ピッ ト 263及び変 更確認ビッ ト 264を有する。 カード 52はシェルフ内に挿入されたとき、 その後部に設けられたコネクタ 52 b及び信号線 59を介してシ Iルフ 共通部 51に接続される。
    [0075] シエルフ共通部 51はレジスタ回路 51 a 51 b、 マルチプレクサ Zデマルチプレクサ （MPXZDMPX) 51 c、 及び挿入/抽出部 (インサータ ドロッパ） 51 dを有する。 レジスタ回路 5 Ί aは、 第 2B図の状態レジスタ 261及び制御レジスタ 262に相当し、 変更要求ビ ッ 卜 263及び変更確認ビッ 卜 264を有する。 レジスタ回路 51 bは、 各 カード 52がシ： 1：ルフに禅入されているかどうかを示すために用いられ る。 例示するカード 52がシヱルフに挿入されると電源ループ 59 aが 形成され、 レジスタ H3路 51 b中の対応するビプ 卜が " 1 " になる。 マ ルチアレクサ Zデマルチプレクサ 51 cはレジスタ回路 52 a, 51 a 及び 51 bの内容を多重化して挿入 Z抽出部 51 dに送り、 またここか らの信号を分離して各レジスタ回路 52 a, 51 a及び 51 bに送る。 挿入 Z抽出部 51 dは受信した多重化通話信号 （第 4図の通話チャネル に関する信号） を含むフレーム信号のメンテナンス用タイムスロッ ト 0 中に、 マルチプレクサ/デマルチプレクサ 51 cからの信号を揷入する また、 挿入/抽出部 51 dは光ファイバケーブル及びコネクタ 53 a (その前段には光電変換部が設けられるが、 ここでは省略してある。 〉 を介して受信した多重化信号から必要なデータを抽出して、 マルチプレ クサ/デマルチプレクサ 51 cに出力する。 シエルフ共通部 5 Ί とその 上位装置との接続関係お、 シエルフ共通部 5 Ί とカード 52と同様にし て監視される。
    [0076] 前述したように、 各周辺プロセッサ 34— 1及び 34 - 2は支配下に ある構成要素に関するオフィスデータをメモリ 345(第 3図） に記億して いる。 このオフィスデータは第 1 OA図及び第 1 OB図に示すように、 テーブル形式で記億されている。 第 1 OA図は集線スィッチ 35— Ί又 は 35— 2の端子アロケーションテーブルを示す。 このテーブルは接続 変更に関するデータとして、 集線スィッチ （ LSW) 端子番号， シェル フ番号及びシ： Eルフタイプを含む。 集線スィッチ端子番号は、 第 8図に 示す下位装置接続端子群 57の各端子 56を示す。 シエルフ番号は各端 子 56が収容されているシ： tルフを示す。 シエルフタイプはシヱルフの 種類を示す。
    [0077] 第 1 O B図は、 第 Ί OA図のシェルフ番号 0203- 1のシエルフに収容さ れているカード位置とカードタイプを規定したカードアロケーションテ —ブルを示す。 前述したように、 各加入者回路 38はカード 52 (第 7 図） 中に形成される。
    [0078] 第 1 1八図〜第1 1 C図は第 5図に示す各」ールプロセッサ 32— Ί , 32- 2 , …， 32— nの内部メモリに格納されているオフィスデータ の一例を示す。 第 1 1 A図はスイッチングネッ 卜ワーク端子ァロケーシ ヨンテーブルを示す。 このテーブルはスイッチングネッ トワーク端子番 号， シ Iルフ番号、 及ぴシ : Lルフタイプを規定する。 第 1 1 B図はカー ドアロケーションテープルを示す。 このテープルはシエルフごとに設け られ、 カード収容するカード位置とカードタイプを規定する。 第 1 1 C 図は各コールプロセッサ 32— 1 , 32 -2, -, 32— nにおける呼 処理に必要な発信加入者データを規定するテーブルを示す。 このテープ ルはシ： Eルフごとに設けられ、 装置番号と発信加入者の属性を規定する。 装置番号はシエルフ番号と、 シ Iルフ内のカード番号と、 カード上の回 路の番号とからなる。 属性は例えば、 装置のタイプと三者通話が可能か どうかを示す。
    [0079] 第 5図に示す OMプロセッサ 30の内部メモリには、 特有なオフィス データとして着加入者データを規定する。 第 Ί 2図はこの着加入者デー タを規定するテーブルを示す。 図示するテーブルは加入者番号， コール プロセッサ番号， 周辺プロセッサ番号， 装置番号， 及び属性に関するォ フィスデータを規定する。 ここでの属性とは、 例えば着加入者の現在の ステータスがコールゥ Iィティングにあるかどうかを示すデータを含む。 次に、 本実施例の動作について説明する。
    [0080] 第 13 A図， 第 13B図及び第 13 G図は第 5図に示すコールプロセ ッサ 32— Ί , 32- 2, ··、 32— n及び周辺プロセッサ 34— Ί , 34- 2の各々の動作フローチャートである。 以下の説明では特にこと わらないかぎり、 これらのプロセッサを単にプロセッサと呼ぷ。 また、 第 14図は OMプロセッサ 30の動作フローチヤ一卜である。 第 Ί 3Α 図〜第 13 G図において、 プロセッサが周辺プロセッサ 34 - , 34— 2のときは、 図示する処理は保守者 （接続変更対象ュニッ 卜） と 関係するコールプロセッサ 32— Ί , 32 - 2, ···, 32— πとの通信 に顯する。 一方、 ァロセ "ゾサがコールプ□セヅ 32 - 1 , 32— 2, ···, 32- nのときは図示する処理は保守者 （接続変更対象ュニッ 卜） と OMプロセッサ 30との通信、 又は関連する周辺プロセッサ 34— Ί
    [0081] 34— 2と OMプロセッサ 30との通信に簡する。 以下の説明では、 便 宜上、 プロセッサは保守者と OMプロセッサ間の通信処理を実行するも のとして説明する。
    [0082] 前述したように、 接続変更対象ュニッ 卜内レジスタの内容は第 4図の マルチフレームフォーマツ 卜形式でプロセッサの内部メモリに S GNメ モリ （例えば第 3図のスキャナノメモリ 342) 経由で周期的に書き込ま _ れており、 接続変更要求があると対応するメモリ内の接続要求ピッ ト (第 1 9 B図） が " 1 " になる。'プロセッサはより遅い周期でメモリを スキャンし、 接続変更要求があるかどうかを監視する （第 1 3A図のス テツプ 101) 。 同時にプロセッサは実際に接続変更がなされたかどうか も監視する （ステップ 101) 。 今、 プロセッサは接続変更要求を検出す ると （ステップ 102〉 、 後述する第 Ί 9図 （ B ) のエリフを凍結して、 以後新たな接続変更要求があっても受けつけない （ステップ 103) 。 そ の後、 プロセッサは変更要求のあったュニッ 卜を OMプロセッサ 30に 通知する （ステップ 104) 。 そして、 プロセッサは OMプロセッサ 30 からのァクノリ ッジ （承認） 待ち状態となる （ステップ 105) 。
    [0083] —方、 ステップ 104で通知を受けたアイドル状態 （第 1 4図のステツ プ 201) OMプロセッサ 30は、 ステップ 202でプロセッサから接続変 更要求を受信する。 そして、 OMプロセ "ノ 30はァクノリ ッジをプロ セッサに送出し （ステップ 203》 、 接続変更要求のあったュニッ 卜が切 り鉞されるのを待つ （ステップ 204) 。
    [0084] 第 13A図に戻り、 プロセッサは OMプロセッサ 30からァクノリツ
    [0085] —f ジを受信すると （ステップ 106) 、 対象ユニッ トを閉塞する （ステ yノ 107) 。 接続変更要求のあった後に発生したサービス要求の処理におい て接続変更対象ュニッ 卜の関連する局データにアクセスできなくするこ とを意味する。 これは、 サービス提供中に接続変更によって突然サーピ スが中断されるような事態を避けるためである。 この後、 プロセッサは 対象ュニッ卜に対して変更要求を受け付けたことを示すァクノリッジを 与える。 （ステヅァ 108) 。 そして、 プロセッサは対象ュニッ 卜の切り 錐しを待つ （ステップ 109) 。 ステップ 105の状態において対象ュニッ 卜からスィッチ SWをオフにして接続変更要求の取り消しが発せられる と （ステップ 110) 、 プロセ"ノサはこの旨を OMプロセッサ 30に通知 し （ステップ 111) 、 ステップ 101に戻る。
    [0086] プロセッサは対象ュニヅ 卜が切り離されたことを検出すると （ステツ プ 112〉 、 この旨を OMプロセッサ 30に通知する （ステップ 113) 。 そして、 プロセッサは切り離されたプロセッサの接続が完了するのを待 つ （ステップ Π4) 。 もし、 ステップ 1 9の状態で接続変更要求の取り 消しがあると、 プロセッサはステ"ノブ 110と 111の迅理と同様に動作す る （ステップ 115， 116) 。
    [0087] 第 14図において、 OMプロセッサ 30はプロセッサからステップ t13の通知を受けると （ステップ 205) 、 対象ュニッ 卜が接続されるの を待つ （ステップ 206》 。 OMプロセ^サ 30がプロセッサから接続変 更要求の取り消しがあった旨の通知を受けると （ステップ 207) 、 ス亍 ップ 201のアイドル状態に戻る。
    [0088] この後、 接続完了の通知があり、 これが対象ュニッ 卜が同一場所に接 続されたことが通知されると （第 1 3B図のステップ 119) 、 プロセッ サは OMプロセッサ 30に接続変更要求の取り消しがあったことを通知 する （ステップ 120) 。 そして、 ステップ 101にもどる。 一方、 対象ュ ニッ 卜が別の場所に接続されたことが通知されると 《ステップ 121) 、 プロセッサは第 1 3 G図のステップ 131の処理を行うと同時に、 OMプ 口セッサからの接続完了通知を待ち続ける。 この場合、 接続変更が同じ プロセッサ配下で行われているので、 周一プロセッサ内で 2つの処理が 進行する。 ステップ 121では、 プロセッサは対象ュニッ 卜が接続された ことを OMプロセッサ 30に通知する。 そして、 プロセッサは OMプロ セッサ 30からデータ編集後のデータが送られてくるのを待つ （ステツ プ 132〉 。
    [0089] OMプロセッサ 30はステップ 131の通知を受けると （ステップ 208) 、 対象ユニッ トの接続変更に起因したデータ編集を行う （ステツ プ 2ひ 9〉 。 そして OMプロセッサ 30は、 編集後のデータを対象ュニッ 卜が新たに接続されたプロセッサに転送する （ス ップ 210) 。 そして そのプロセッサからデータ編集完了の通知を待つ （ステップ 211) 。 ス テツプ 206で接続変更要求の取り消しを受信すると （ステップ 212〉 、 ステップ 201に戻る。
    [0090] 第 1 3 C図に戻り、 プロセッサは OMプロセッサ 30から転送された データを受信すると （ステップ 133〉 、 データ編集を行う 〈ステップ 134) 。 データ編集が完了すると、 プロセッサはデータ編集の完了を対 象ユニッ トに通知する （ステップ 135) 。 そして、 プロセッサは対象ュ ニッ 卜からの変更確認 （接続完了） を待つ （ステップ 136) 。 保守者は スィッチ SWをオフにして変更確認ピッ 卜 264を "0" にして接続完了 をプ Dセッサに通知する。 ステップ 137でこれを受信したプロセッサは OMプロセッサ 30に接続完了通知を送出し （ステップ 138) 、 ステツ プ 101に戻る。 OMプロセッサ 30は接続後の対象ユニッ トに関するプ 口セッサから接続完了通知を受けると （第 1 4図のステップ 212) 、 更 新前の対象ュニットに関するプロセッサに対し接続完了通知を送出する (ステップ 213) 。 このプロセッサはこの接続完了通知を受信した後 (第 13 B図のステップ 117) 、 プロセッサの内部のメモリに格納され ている対象ュニッ トのデータを消去し （ステヅプ 118〉 、 ステップ 101 に戻る。
    [0091] 次に、 上記手順に従う具体例を説明する。 いま、 第 15図に示すよう に、 第 5図中の集線スィッチ 35— 1に接続されている加入者回路 （S LG>共通部 37— 2を切り離して、 集線スィッチ 35 - 2へ接続する 場合について説明する。 この場合シーケンスを第 16図に示し、 接続前 後における周迈プ セッサ 34— Ί (以下 PPR (m, i ) という） 、 コールプロセッサ 32— 1 (以下 CPR <m ) という） 、 OiVlプロセッ サ 30, コールプロセッサ 32— 2 (以下 CPR { n ) という） 、 及び 周辺プロセッサ- 34— 2 (以下 PPR (n, j ) という） の内部メモリ の^容の変化を第 1 7図に示す。
    [0092] 以下、 第 16図のシーケンスを類に説明する。
    [0093] 旅入者回路共通部 37一 2の変更スィツチ SWをオンにする （ P Ί ) £ 状態監視データ SGN中の接続変更要求ビッ 卜が " 1 " になり、 周辺プ Dセッサ PPR (m, ί 》 の監視情報メモリ （後述する） に記録される ( Ρ 2 > ο 周辺プロセッサ P PR (m, i ) が接続要求を検出し、 コー ルプロセッサ CPR (m)へ通知する （ P3 ) 。 さらに、 コールプロセ プサ CPR (m) から OMプロセッサ 30へも通知される （P3 ) 。 砣 認の信号が OMプロセッサ 30→GPR (m)→P PR (m, t } へ伝 送され、 対象ュニッ 卜 （加入者回路共通部 37 - 2 ) のデータを閉塞す る （ P 4 ) o 周辺プロセッサ P P R ( m, i ) の制御情報メモリの変更 確認ビッ卜が "1 " となり、 それが対象ュニッ卜に伝送される （P5〉 切り離し承認を表す発光ダイオードし EDが才ン （点灯） する （ P6 ) , 対象ユニッ トをシェルフから切り離す （ P 7 ) 。 この手願は通常の保守 作業と同一の :順を踏む。 切り雛されたことを周辺プロセッサ PPR
    [0094] (m, i 〉 が検出し、 PPR (m, i )→CPR (m〉 →OMプロセッ サ 30の類に伝送する < P8 ) 。 対象ュニッ 卜 （加入者回路共通部 37 — 2〉 を集線ステッチ LSW ( j ) 35 - 2へ接続する （ P9〉 。 周辺 プロセッサ PPR ( n, j ) が接続を検出し、 PPR ( n, j )→CP R ( n) -→OMプロセッサ 30の頭に伝送する （ P 10 > 。 OMプロセ ッサ 30が新たな接続場所を識別し、 OMプロセッサ 30は転送すべき データを磁気ディスク装置 3 Ίから抽出して転送に備え < Ρ Ί ) 、 0 Μプロセッサ 30の内部メモリ と磁気ディスク装置 3 Ίの編集 · 更新を 始める （ Ρ 1 2 ) 。 ΟΜブロセッサ 30が新しい接続場所を識別した後. 直ちに対象ユニッ トのデータを転送する （ Ρ 13〉 。 コールプロセッサ C P R ( η ) は必要なデータのみ周辺プロセッサ p PR { n , j ) へ転 送する < P 13 ) 。 周辺プロセッサ PPR ( π , j ) の制御データが内 部メモリにセッ 卜され、 変更確認ビッ 卜が " Ί " となつて対象ュニッ 卜
    [0095] (加入者回路共通部 37— 2 ) に伝送される < P1 4 ) 。 そして、 デ— タ転送完了を示す発光ダイオードし E Dが点灯する < P 1 5 ) 。 作業終 了を伝える fcめスィッチ SWをオフに切替える （ P 1 6 ) 。 変更要求ビ ッ 卜 263が " 0" (状態監視データ SCN中の変更要求ビッ トがオフ状 態） となり、 PPR ( n , j )→〇PR ( n )→OMプロセッサ 30— CPR (m)→PPR (m. j > の順に完了通知を伝える （ P 18 ) 。 周辺プロセッサ PPR { n . j ) の制御情報ビッ トの内容が変更し、 変 更確認ビッ 卜が " 0" となり対象ユニッ トに伝送される （ Ρ Ί 9 ) 。 対 象ュニッ 卜の発光ダイォードが消えて保守者は作業を完了する （ P20) 第 17図に示すシステム各部の内部メモリ内容の変更説明図によれば、 変更前には周辺プロセッサ PPR (m, i ) およびコールプロセッサ C PR (m) のメモリに保持されていた対象ュニッ卜のデータが消去され、 OMプロセッサ 30では内部メモリと磁気ディスク装置 31のデータが 編集 *更新により変更される。 また、 管理下の装置に対象ュニッ 卜が接 続されたコールプロセッサ C P R ( n ) には、 パックアップ用の磁気デ イスク装置 31から OMプロセッサ 30を経由して対象ュニッ 卜のデー タを受信して編集 ·更新したオフィスデータが新たに格納される。 そし て、 周辺プロセヅサ P PR ( n , j ) の内部メモリにはコールプロセッ サ CPR 《 n〉 が受け取ったデータの一部が送られてきて、 それを元に 編集 ·更新して格納される。
    [0096] 上記! ¾部メモリの内容変更の具体例を第 18 A図および第 18 B図を 参照して説明する。 以" の具体例は、 'シ 2：ルフ 0203-2をコールプロセッ サ CPR (m) の周辺プロセッサ PPR ( ί > の集線スィッチ端子番号 1の篛子から、 コールプロセッサ CP R { n ) の周辺プロセヅサ PPR ( J ) の集線スィッチ端子番号 2の端子へ接続変更した場合である。 第 18 A図には、 周辺プロセッ l PPR ( i ) , PPR ( j ) 変更前後の 集籙スィッチの端子番号
    [0097] ァロケーションテーブルの内容が示されている。
    [0098] この変更に伴い、 カードアロケーションテーブルの内容は次のとおり 変更される。 コールプロセッサ CPR (m) の周辺プロセッサ PPR
    [0099] ( i ) のシェルフ 02G3-2のテーアルを削除する。 コ一ルブロセグサ CP R ( π》 の周辺プロセッサ P PR 《 j ) には OMプロッサ 30→C P R
    [0100] ( Π >→ P P R ( j〉 の照で、 シェルフ 0203-2のテーブルが送られてい る。 - 21 - コールプロセッサ CPR (m) , CPR ( n ) のオフィスデータは次 のとおり変更される。 コールプロセッサ C PR (m) では、 シ： Lルフ 0203-2に対応するデータを削除する。 コールプロセッサ CP R ( n ) で は、 シ Iルフ 0203-2に対応するデータを OMプロセッサ 30から受信す る。 OMプロセッサ 30のオフィスデータは、 第 1 8Bf!に示すよう に変更される。 またこれに伴い、 磁気ディスク装置 31では、 変更に関 係するすべてのオフィスデータを書き替え、 変更部分を新しい接続先へ 通知する。
    [0101] 最後に、 第 Ί 3A図のステップ 102における接続変更要求検出につい て説明する。 接続変更要求検出を行うために、 周辺プロセッサ PPR及 ぴコールプロセッサ C P Rのおのおの内部メモリの一部のエリアを、 第 19図に示すように、 接続変更要求状態監視に用いる。 例えば、 周辺プ 口セッサ P PRの場合、 第 19図のエリアは次のとおり構成される。 Ί ワードは 32ビッ トからなる。 各ワードが集綜スィッチし SWの端未シ エルフに対応する。 各ワードの位置は集線スィッチ L S Wの端子番号に 一致する。 各ワードの 0ビッ トが各端末シ！:ルフ共通部 51 (第 7図） に割り当てられ、 ビッ ト Ί以降は端末シヱルソに収容されているカード に割り当てられる。 '
    [0102] 第 19図のエリア （ E3〉 には変更要求ビッ トが格納される。 このエリ ァ （B ) には、 第 9図の光ファイバケーブル 53を介してマルチフレー ム形式で送られてきた多重化信号中のメンテナンスタイムスロッ 卜 （第 4図） 中にあるスィッチ SWのオン Zオフ情報が書き込まれる。 このメ ンテナンスタイムスロッ トは挿入ノ抽出部 5 I d (第 9部》 で抽出され マルチプレクサ Z マルチプレクサ 51 cを介して内部メモリ （第 9図 に図示なし〉 転送される。 ONZO F F情報の書き込み周期は、 マル チフレームの周期で定まる。 尚、 ここに格納されるワードを特に変更要 求ワードという。
    [0103] エリア （A ) は周辺プロセッサ P PRの処理 （プログラム） が最後に 変更要求ビットにアクセス （ iast look ) したときの状態を記億する。 書き込み厨期はこのアクセス頻度に等しい。 尚、 ここに格納されるヮー ドを特に変更要求ラス卜ルックヮードとも言う。
    [0104] エリア （D ) はカードの挿技状態を示す。 書き込み周期はマルチフレ ームの周期で定まる。
    [0105] エリア （C) は周辺プロセッサ PPRの処理が最後に接続状態ビッ 卜 にアクセスした （ last look ) 畤の状態を示す。 書き込み周期はこのァ クセス頻度に等しい。
    [0106] 第 20図は周辺プロセッサ P PRが接続変更要求を検出する手顕を示 すフローチヤ一卜である。 図示する 11を規定するプログラムは、 周辺 プロセッサのタスクスケジューラによって、 周期的に起動される t> また、 本発明では周特に接続変更可能なものは 1つのみなので、 1つの接続変 更要求を受け付けた後は、 すべての処理 （接続変更完了） が完了するま では、 他の接続変更要求を無視する （第 13/ 図のステップ 103) 。 ま ず、 第 1 9図のエリア （A) 中のワード n (変更要求ワード） とエリア (B) 中のワード n (変更要求ラストルックワード） との排他的論理和 を、 ワード 0 ( n 0 ) から賜番にとる （ステップ 301, 302) 。 この 演算で、 前回とくらべ変化のあつ fc個所にのみ " 1 " が立つ。 そして、 周辺プロセッサ P PRは最若番の "1 " を探す （ステップ 303) 。 ステ ヅプ 302での演算結果がビッ 卜 " 1 " を含まないときは、 n = nffla か どうかを讕ベる （ステップ 304) 。 すなわち、 すべてのワードを迅理し たかどうかを識ベる。 ステップ 304の結果が YL:Sのときは、 周辺プロ セッサ P P Rは逃理を終了する。 これに対し、 ステップ 304の結果が NOのときはステップ 305で π - n + 1 とした後、 ステップ 302に戻る ステップ 303でビッ 卜 0に があるときは、 周辺プロセッサ PP
    [0107] Rはシ Iルフ共通部 51すなわち、 これを有するシェルフの接統変更要 求があったことを知り、 上位ァロセッサにシエルフ番号を通知する （ス テツプ 307) 。 尚、 ステップ 307の処理は周辺プロセッサ PPRの別の プログラムモジュールで処理される。 そして、 第 1 9図のエリア （ C ) に、 周辺プロセッサ P PRが最後に第 1 9図のエリア < D ) をアクセス したときの接続状態ビッ 卜を霉き込む （ステップ 310〉 D
    [0108] ステップ 303でビッ 卜 m (m> 1 ) に " 1 " があるときは、 周辺プロ セッサ PPRはカード mに接続変更要求があったことを知り、 上位のプ ロセッ にこのカードの番号を通知する。 そして、 ステップ 310を実行 する。
    [0109] 産業上の利用可能性
    [0110] 本発明によれば変更の対象となる装置の接続変更とオフィスデータの 修 ΪΗを同時に行えるので従来のようなオフィスデータ変更に要する多大 な工数を削減することができる。
    [0111] 従来は保守者によるマニュアル作業の占める割合が多かったために人 為ミスが多く発生したが、 それを排除することができる。
    [0112] 保守者は全ての作業を接続変更する現場に居るだけで完了することが でき、 プロセッサのコンソール等操作装置の設置場所に出向いて作業を する必要がなくなった。
    [0113] 本発明は、 階層構成の交換機システムの構築に好適である。
    权利要求:
    Claims 請求の範囲
    1. システム中に設けられた階層構成の複数の処理装置を管理するため のデータを自動的に編集する方法であって、 前記システムは前記複数の 理装置を管理するためのデータを有する管理プロセッサを具備し、 階 屢構成における上位の迅理装置は関連する下位の処理装置を管理するた めのデータを有し、 前記方法は以下のステップを有する ：
    ( a ) 上位の処理装置において、 下位の処理装置から接続変更の要 求があつたかどうかを監視し ；
    ( b》 該ステップ （ a > において、 下位の処理装置から接続変更の 要求があったことが検出されると、 該要求元である処理装置を前記上 位の処理装置で識別して前記管理プロセッサに通知し ：
    • ( c ) 前記管理プロセッサから要求元の下位装置に受信した要求の ァクノリッジ信号を返送し ：
    ( d ) 該ァクノリッジ信号を受信した後、 要求元の処理装置を切り 離すことで生じる切り離し信号を上位の処理装置を介して前記管理プ ロセ yサに通知し ：
    ( e ) 前記管理プロセッサにおいて、' 要求元の処理装置が新たに前 記処理装置のいずれかに接続されたかどうかを監視し ；
    ( f ) 該ステップ （ e ) において要求元の処理装置が新たに接続さ れたことを検出すると、 新たに接続された要求元の処理装置に閿する データを前記管理ァ Dセッサで編集して上位の処理装置にデータを転 送するとともに要求元の処理装置に接続変更の完了を通知し ： ( Q } 切り換え前まで要求元の処理装置に関連していた上位の迅理 装置のデータから、 要求元の処班裝置に IIするデータを削除する。
    2. 請求項 1 に記載の方法において、 前記ステップ < b ) における接続 変更の要求は、 該要求を発した要求元の処理装置に設けられたスイツチ をオンにすることで行う。
    3. 請求項 1 に記載の方法において、 前記ステップ （ c〉 は更に、 返送 されたァクノリッジ信号を要求元の処理装置に設けられた表示素子を介 して保守者に通知するステップを有する。
    4. 請求項 1 に記載の方法において、 前記ステップ （ a〉 は周期的に行 われる。 "
    5. 請求項 1 に記載の方法において、 前記ステップ < c ) は更に、 要求 元の下位装置と管理プロセッサとの に位置する処 SI装置が管理するデ 一夕のうち、 要求元の下位装置に関するデータを閉塞する。
    6. 請求項 Ί に記載の方法において、 前記ステップ （ e ) は周期的に行 われる。
    7. 請求項 1 に記載の方法において、 前記ステップ （ f > は要求元の処 理装置に設けられた表示素子を介して保守者に通知するステツァを有す る
    8. 請求項 Ί に記載の方法において、 前記方法は要求元の下位装置から 接较変更要求の取り消しがあつたかどうかを判新するステップと、 要求 の取り消しがあつたときは直ちにステップ （ a ) に戻るステツ'プとを有 する。
    9. 請求項 1に記載の方法において、 前記複数の処理装置は分散処理を 行うプロセッサを含む。
    1 . 請求項 1記載の方法において、 前記各処理装置は、 分散迅理を行う プロセッサと該プロセッサに接続される複数の被制御装置とを含む。
    11. 階層構造のシステムであって、 該システムは下記を有する ：
    階層構造を形成するように接続された複数の処理装置と、 最高位の処 理装置に接綠された管理ァ Dセッサとを有し、 該管理-ァ Dセッサは前記 複数の ¾理装置を管理し、 かつ管理に必要なデータを保持しており、 前記複数の処理装置は上位の処理装置又は下位の処理装置として機能 し、
    下位処理装置として機能する処理装置はシステム中の接続の変更と要 求を生成する第 1の手段と、 前記管理プロセッサから送られてくるァク ノリッジ信号又は確認信号に基づき表示をオペレータに与える第 2の手 段と、 下位の各処 S装置がシステムから切り離されたときに第 1の信号 を生成し、 システムに再び接続されたときに第 2の信号を生成する第 3 の手段とを有し、
    上位の処理装置として機能する処理装置は闋連する下位の処理装置の いずれかに葡記要求が発生したかどうかを監視して前記管理プロセッサ に該要求の発生を知らせる第 4の手段と、 関連する下位の処理装置を管 理するために用いられるデータを記憶する第 5の手段とを有し、 前記管理プロセッサは前記要求の発生を知らされると前記要求を発し た処理装置に前記ァクノリッジ信号を供給する第 6の手段と、 該管理プ ロセッザが前記第 3の手段で生成された韵記第 1及び第 2の信号を受信 したときに前記要求を発した処理装置に関する前記データを編集する第 7の手段と、 該管理プロセッサが前記第 3の手段で生成された前記第 2 の信号を受信した後に前記システムから切り離されそして再び接続され た前記迅理装置に調する上位の迅理装置に前記確認信号とともに前記編 集されたデータを送出する第 8の手段とを有し、
    前記第 5の手段に記憶されている前記データは、 前記管理プロセッサ からの編集されたデータに基づき変更される。
    12. 請求項 1 1 に記載のシステムにおいて、 前記第 1 の手段はスィッチ を含み； 該スィッチをオンにすることで前記第 1 の手段は前記接続変更 の要求を生成する。
    13. 請求項 Ί 1 に記載のシステムにおいて、 前記第 Ί の手段はスィッチ を含み、 該スイツチをオンにすることで前記第 1 の手段は前記接続変更 の要求を生成し、 さらに前記第 Ί の手段は前記スィッチのオン/オフ状 態を示すビッ 卜データを格納するレジスタを有する。
    U. 請求項 1 Ί に記載のシステムにおいて、 前記第 2の手段は前記ァク ノリッジ ifj号又は確認 if 号を受信すると発光する表示手段を含む。
    15. 請求項 1 1 に記載のシステムにおいて、 前記第 2の手段は前記ァク ノリッジ信芎又は確認信号を受信したことを示すビッ 卜データを格納す るレジスタと、 該レジスタに前記ビッ トデータが書き込まれると発光す る表示手段とを含む。
    16. 請求項 1 1 に記載のシステムにおいて、 前記第 3の手段は電源ルー プを有し、 該電源ループは顯連する下位の処理装置がシステムから切り 雛されると電源ループが開放されて前記第 1の信号を生成し、 システム に接较されると電源ループが確立されて前記第 2の信号を生成する。
    1 請求項 Ί 1 に記載のシステムにおいて、 第 3の手段は電源ループを 有し、 該電源ループは靄連する下位の処理装置がシステムから切り離さ れれると電源ループが開放されて前記第 1の信号を生成し、 システムに 接続されると電源ループが確立されて前記第 2の信号を生成し、 さらに 前記第 3の手段は前記第 1の信号が生成されると第 1のビッ 卜データを 格納し、 前記第 2の信号が生成されると第 2のビッ 卜データを格納する レジスタを有する。
    18. 請求項 Ί 1 に記載のシステムにおいて、 前記第 4の手段は関連する 1、—位の処理装置を周期的にスキャンすることで、 いすれかの下位の処理 装置に前記要求が発生したかどうかを判断する。
    19. 請求項 1 3に記載のシステムにおいて、 前記第 4の :段は II連する 下位の処理装置に設けられたレジスタを周期的にスキャンする。
    20. 請求項 1 1記載のシステムにおいて、 前記複数の処理装置は第 1の 処理装置を含み、 該第 1の処理装置はプロセッサと該ブロセッサによつ て直接制御される複薮の要素を有する。
    21 . 請求項 1 1 に記載のシステムにおいて、 上位の各処理装置は関連す る複数の下位の処理装置からの前記接続変更の要求並びに前記第 3の手 段で生成される第 1 及び第 2の信号を多重化して多重化デ一タを生成し これをマルチフレーム形式で更に上位の処理装置に送出する手段を有す る。
    22. 請求項 2 1 に記載のシステムにおいて、 前記多重化データは前記マ ルチフレーム形式の所定のタイムス οッ 卜中に与えられる。
    23. 請求項 1 に記載のシステムにおて、 前記システムは架を有し、 前 記処理装置はシ Iルフを有し、 該シ Iルフは前記架内に収容される。
    24. 請求項 2 3に記載のシステムにおいて、 前記シ Iルフは複数の力一 ドを収容し、 該カードは前記処 SI装置を収容する。
    25. 請求項 2 3に記載のシステムにおいて、 前記シ： Lルソは第 Ί の手段 及び第 2の手段を取り付けるフロン卜パネルを有する。
    26. 請求項 2 4に記載のシステムにおいて、 前記カードは前記第 1 の手 段及び第 2の手段を取り付けるフロン卜パネルを有する。
    27· 請求項 1 1 に記載のシステムにおいて、 前記要求を発した処理装置 の第 2の 段が前記ァクノリッジ信号を受け取つ fc時にオペレータに与 えられる表示は、 管理プロセッサが該処理装置に与えた切り離し許可を 示す。
    28. 請求項 1 1に記載のシステムにおいて、 前記要求を発した迅理装置 の第 2の手段が前記確認信号を受け取ったときにオペレータに与えられ る表示は、 接続変更の完了を示す。
    2 請求項 1 1に記載のシステムにおいて、 下位装置として機能する前 記処理装置は複数の加入者を収容する加入者回路を含み、 上記装置とし て糠能する前記迅理装置は複数の加入者回路を収容する集線スィツチと これを制御するプ!3セッサを有する。
    3 . 請求項 1 1 に記載のシステムにおいて、 下位装置として機能する前 記処理装置は複数の加入者回路を収容する集鎳スイツチとこれを制御す るプロセッサとを含み、 上位装置として機能する前記処理装置は複数の 集線スイツチを収容するスィッチングネッ卜ワークとこれを制御するプ ロゼッサとを有する。
    3K 請求項 1 1 に記載のシステムにおいて、 下位装置として機能する前 記迅理装置は複数の卜ランクとこれらを制御する卜ランク制御手段とを 有し、 上位装置として機能する前記処理装置は複数の卜ランク鲥御手段 と収容するスイッチングネッ卜ワークとこれを制御するプロセッサを有 する。
    32. 請求項 1 1 に記載のシステムにおいて、 前記システムは複数の電話 機を有し、 下位装置として機能する前記処理装置は前記電話器からの卜 ーン信号を受信する受信手段を有し、 上位装置として搽能する前記処理 装置は該複数の受信 :段を制御する制御手 gtを有する。
    33. 請求項 1 1 に記載のシステムにおいて、 前記システムは交換機シス テムである。
    类似技术:
    公开号 | 公开日 | 专利标题
    DE60129480T2|2008-04-10|Technik zur bestimmung von konnektivitätslösungen für netzwerkelemente
    US7035264B2|2006-04-25|Communication network system and method for synchronously controlling path connection
    RU2150791C1|2000-06-10|Коммутатор телекоммуникационных систем, содержащий программируемые сетевые протоколы, способ функционирования этого коммутатора и способ разработки программируемых сетевых протоколов
    JP4008941B2|2007-11-14|分散交換ネットワークに対する同報通信システム
    JP3640187B2|2005-04-20|マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード
    US5812781A|1998-09-22|System for routing incoming connection-less messages to processes which are already handling messages from same source node
    CN100499576C|2009-06-10|在消息传递中间件环境中定义替换信道路由机制的系统
    CA1331802C|1994-08-30|Modularly structured digital communications system having operations-oriented and security-oriented components
    US4256926A|1981-03-17|Microprocessor control complex for a telecommunication switching system
    JP2846314B2|1999-01-13|分散制御交換システム内での電話番号翻訳
    JP4475818B2|2010-06-09|漸進変化を伴うオブジェクトハッシング
    US4791629A|1988-12-13|Communications switching system
    EP0796461B1|2002-08-21|Method of synchronization allowing state transfer
    EP0743595B1|2004-10-13|Kommunikationssystem mit Mitteln zum Austausch von Software
    JP3798431B2|2006-07-19|電気通信システム用の冗長構成
    DE60127396T2|2007-11-29|Verfahren und gateway für das online-austauschen von software in einem kommunikationssystem
    EP0763953B1|2006-10-18|Verfahren zum Laden von Software in Kommunikationssystemen mit nichtredundanten, dezentralen Einrichtungen
    US5650998A|1997-07-22|Method for reassigning traffic in a common channel signalling system |
    CN100385855C|2008-04-30|集中远程自动升级软件的系统及其方法
    JP3860500B2|2006-12-20|多重回線電話通信に対する分散制御交換ネットワーク
    US4259549A|1981-03-31|Dialed number to function translator for telecommunications switching system control complex
    EP0520083B1|1996-02-21|Datenkonsistenzsicherung in einem digitalen Fernmeldevermittlungssystem
    JP3007907B2|2000-02-14|プログラム可能な通信サービスを提供する通信交換機構
    EP0566441A1|1993-10-20|Système, procédé et dispositif de télécollecte de données
    EP0666697B1|2002-09-25|Kommunikationssystem mit einem verteilten Datenbanksystem
    同族专利:
    公开号 | 公开日
    EP0383931A4|1990-12-12|
    DE68920989D1|1995-03-16|
    US5299316A|1994-03-29|
    EP0383931B1|1995-02-01|
    DE68920989T2|1995-07-06|
    EP0383931A1|1990-08-29|
    JPH0213197A|1990-01-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-01-11| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1990-01-11| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE GB SE |
    1990-02-26| WWE| Wipo information: entry into national phase|Ref document number: 1989907816 Country of ref document: EP |
    1990-08-29| WWP| Wipo information: published in national office|Ref document number: 1989907816 Country of ref document: EP |
    1995-02-01| WWG| Wipo information: grant in national office|Ref document number: 1989907816 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP63/163024||1988-06-30||
    JP16302488A|JPH0213197A|1988-06-30|1988-06-30|Automatic edit system for office data in stored program control system|DE1989620989| DE68920989T2|1988-06-30|1989-06-30|Verfahren zur selbsttätigen vorbereitung von daten zur regelung eines prozessors, der eine verteilte regelung durchführt, und system zur verwendung.|
    EP19890907816| EP0383931B1|1988-06-30|1989-06-30|Method of automatically editing data for controlling a processor that carries out distributed control and a system using the same|
    US07/465,169| US5299316A|1988-06-30|1989-06-30|Method of automatically editing data for managing processor that carries out distributed control and a system using the same|
    [返回顶部]